噪声容限，什么影响噪声容限

本文目录一览

1，什么影响噪声容限
2，噪声容限低怎么解决
3，噪声容限的基本概述
4，逻辑门电路高电平噪声容限的物理意义是
5，请问什么叫噪声容限还有74HC系列和74LS系列
6，哪位高手解释一下噪声容限

1，什么影响噪声容限

这个跟设备可以识别信号的灵敏度有关。

什么影响噪声容限

2，噪声容限低怎么解决

同意楼上的，先换个测试猫试试看，如果还掉，再考虑线路。线路上有问题，听电话音就能知道大概，有除电流音外的杂音肯定线路质量差，线路检查一段一段检查，有ADSL测试仪更好，没有就麻烦些，

写下今天最想说的

噪声容限低怎么解决

3，噪声容限的基本概述

噪声容限（英语：Noise Margin）是指在前一极输出为最坏的情况下，为保证后一极正常工作，所允许的最大噪声幅度。在数字电路中，一般常以“1”态下（上）限噪声容限和“0”态上（下）限噪声容限中的最小值来表示电路（或元件）的噪声容限。噪声容限越大说明容许的噪声越大，电路的抗干扰性越好。高电平噪声容限=最小输出高电平电压-最小输入高电平电压低电平噪声容限=最大输入低电平电压-最大输出低电平电压噪声容限=min

噪声容限的基本概述

4，逻辑门电路高电平噪声容限的物理意义是

电子技术书籍中对数字电路部分逻辑门高电平噪声容限有有如下定义：能够被判断为逻辑1时的最小输入电压与逻辑1对应的理想电压之间的差值，低噪声容限类似。实际上也就是指的抗干扰水平。

ttl电平：输出高电平>2.4v,输出低电平<0.4v。在室温下，一般输出高电平是3.5v，输出低电平是0.2v。最小输入高电平和低电平：输入高电平>=2.0v，输入低电平<=0.8v，噪声容限是0.4v。

5，请问什么叫噪声容限还有74HC系列和74LS系列

74代表民用 LS代表TTL电路的一个系列，TTL电路以双极型晶体管为开关元件所以以称双极型集成电路。 HC代表CMOS电路，以绝缘栅场效应晶体管为开关元件。所以又称单极型集成电路。基本是通用，74HCXX的功能与74LSXX相同，XX代表它的登记型号，不同型号代表不同的IC,就是说，例如，74HC00＝74LS00，只不过IC用的制作方法不同，都是4双输入NAND电路,74HC系列消耗比74LS系列要低，通常现在用74HC系列多些

6，哪位高手解释一下噪声容限

在前一极输出为最坏的情况下,为保证后一极正常工作.所允许的最大噪声幅度. 噪声容限(DSL) 噪声容限(也称SNR边际)是DSL针对噪音的信号比率的相对力量。 6dB是最低的dB通常制造指定为了调制解调器能对synch。在某些情况下插入可能帮助培养噪声容限到一个可接受水平。一般来说，当整体带宽增加，您的针对噪音的信号比率减少。升级从1.5到6.0的顾客将典型地看在针对噪音的信号比率的对应的减退。这是正常和没什么忧虑。越高数字好这次测量的。下列是不同的噪声容限价值和他们的对DSL连接的作用的比较。 6dB以下不是坏的，并且有synch或断断续续的synch问题 7dB-10dB是公平的，但是不把变化的室留在情况 11dB-20dB是好没有synch问题 20dB-28dB是优秀的 29dB以上是卓著的在通信系统工程学，噪声容限是信号超出极小的可接受的数额的比率。它在分贝耳通常被测量。在一条数字电路，噪声容限是信号超出一适当0或1的门限的数额。例如，一条数字电路也许被设计摇摆在0.0和1.2伏特之间，与任何东西在0.2伏特以下考虑了一0，并且任何在1.0伏特之上考虑了一1。然后0的噪声容限是数额信号在0.2伏特以下，并且1的噪声容限是信号超出1.0伏特的数额。在这种情况下噪声容限没有被测量作为绝对电压，没有比率。 CMOS芯片的噪声容限比TTL通常伟大，因为VOH分钟是离电源电压较近，并且最大卷是离零较近。噪声容限通常被定义，以便正面价值保证正确的操作，或许，并且消极边际导致减弱的操作或者彻底失败。

我这些天也遇到很多报修，设备都是有滋滋声高频音，然后现象就是同步不稳定或者不同步，一个设备进去留意看了下，容限只有9.换了一个modem上去就好了。我个人建议还是换一个设备吧。参考见此帖 <a href="http://wenwen.soso.com/z/urlalertpage.e?sp=shttp%3a%2f%2fwww.chinadsl.net%2fredirect.php%3ftid%3d46493%26goto%3dlastpost%23lastpost" target="_blank">http://www.chinadsl.net/redirect.php?tid=46493&goto=lastpost#lastpost</a>