pll，什麽是PLL

本文目录一览

1，什麽是PLL
2，魔方里的OLL和PLL是什么意思
3，电脑中所指的PLL是什么
4，什么是PLL锁相环是怎么一回事谢谢
5，什么是PLL回路啊他再CDMA电路中有什么用处呢
6，JTAG和PLL各是什么意思

1，什麽是PLL

是PLC

什麽是PLL

2，魔方里的OLL和PLL是什么意思

Oll:直接顶层翻色 pll：将顶层复原

魔方里的OLL和PLL是什么意思

3，电脑中所指的PLL是什么

PLL是锁相环路（Phase Locked Loop）的简称。

pll是phase-locked loop的缩写，中文含意为锁相环。pll基本上是一个闭环的反馈控制系统，它可以使pll的输出可以与一个参考信号保持固定的相位关系。pll一般由鉴相器、电荷放大器（charge pump）、低通滤波器、压控振荡器、以及某种形式的输出转换器组成。

电脑中所指的PLL是什么

4，什么是PLL锁相环是怎么一回事谢谢

所谓PLL就是Phase locked loop, 就是相位锁定环路．这个主要是用于电子技术的高频电子线路上，比较专业的东西．

pll有很多用途，简单的是倍频、分频，常见的应用是频率跟踪、抖动滤除。还有比较麻烦的相位控制（就是利用锁相的基本原理，保证本地时钟相位/也可以说是时间点，与参考完全一致）。另外还有从数据码流中恢复时钟，也经常用到锁相环。

PLL锁相环一般由鉴相器压控振荡器环路通过鉴相器将振荡器的频率锁定在输入信号上最后通过环路滤波器滤波输出锁定后的时钟鉴相器的作用是鉴别振荡器的时钟与输入信号的时钟产生电压控制信号控制压控振荡器以产生对应的频率----------------------------------------------------上述为模拟锁相环的思路数字锁相环略有不同..

5，什么是PLL回路啊他再CDMA电路中有什么用处呢

PLL为一负回授系统,在回路中利用回授讯号,将输出端的讯号频率及相位,锁定在输入端参考讯号的频率及相位上。锁相回路是一个实现相位锁定的控制系统，在锁相回路频率合成中，锁相回路具有稳频的功能，随著通讯卫星及量测仪器技术之发展，锁相回频率合成器已广泛用作高频讯号源。PLL是由相位比较器、回路滤波器、压控振荡器、除频器所组成；主要的应用在无线通讯系统中，锁相回路应用於发射机和接收机中，以提供本地振荡讯号将基频讯号升频至射频讯号，使通讯系统能有更大的容量，或将天线端接收到的射频讯号至中频频段来进行讯号解调。在CDMA电路中的作用基于ADS的PLL电路仿真程序，它可以方便地进行相噪、杂散和稳定度分析，并可以方便地与EVM仿真程序联合使用。具体请看这篇论文，我看不大懂，所以没有办法截取重要内容http://www.52angell.com/htmldata/84/90/2005_10/article_19803_1.html

6，JTAG和PLL各是什么意思

什么是JTAG 到底什么是JTAG呢？ JTAG(Joint Test Action Group)联合测试行动小组)是一种国际标准测试协议（IEEE 1149.1兼容），主要用于芯片内部测试。现在多数的高级器件都支持JTAG协议，如DSP、FPGA器件等。标准的JTAG接口是4线：TMS、 TCK、TDI、TDO，分别为模式选择、时钟、数据输入和数据输出线。 JTAG最初是用来对芯片进行测试的，基本原理是在器件内部定义一个TAP（Test Access Port测试访问口）通过专用的JTAG测试工具对进行内部节点进行测试。JTAG测试允许多个器件通过JTAG接口串联在一起，形成一个JTAG链，能实现对各个器件分别测试。现在，JTAG接口还常用于实现ISP（In-System rogrammable在线编程），对FLASH等器件进行编程。 JTAG编程方式是在线编程，传统生产流程中先对芯片进行预编程现再装到板上因此而改变，简化的流程为先固定器件到电路板上，再用JTAG编程，从而大大加快工程进度。JTAG接口可对PSD芯片内部的所有部件进行编程 JTAG的一些说明通常所说的JTAG大致分两类，一类用于测试芯片的电气特性，检测芯片是否有问题；一类用于Debug；一般支持JTAG的CPU内都包含了这两个模块。一个含有JTAG Debug接口模块的CPU，只要时钟正常，就可以通过JTAG接口访问CPU的内部寄存器和挂在CPU总线上的设备，如FLASH，RAM，SOC（比如4510B，44Box，AT91M系列）内置模块的寄存器，象UART，Timers，GPIO等等的寄存器。上面说的只是JTAG接口所具备的能力，要使用这些功能，还需要软件的配合，具体实现的功能则由具体的软件决定。例如下载程序到RAM功能。了解SOC的都知道，要使用外接的RAM，需要参照SOC DataSheet的寄存器说明，设置RAM的基地址，总线宽度，访问速度等等。有的SOC则还需要Remap，才能正常工作。运行Firmware时，这些设置由Firmware的初始化程序完成。但如果使用JTAG接口，相关的寄存器可能还处在上电值，甚至时错误值，RAM不能正常工作，所以下载必然要失败。要正常使用，先要想办法设置RAM。在ADW中，可以在Console窗口通过Let 命令设置，在AXD中可以在Console窗口通过Set命令设置。 PLL是Phase-Locked Loop的缩写，中文含意为锁相环。PLL基本上是一个闭环的反馈控制系统，它可以使PLL的输出可以与一个参考信号保持固定的相位关系。PLL一般由鉴相器、电荷放大器（Charge Pump）、低通滤波器、压控振荡器、以及某种形式的输出转换器组成。为了使得PLL的输出频率是参考时钟的倍数关系，在PLL的反馈路径或（和）参考信号路径上还可以放置分频器