vhdl语言，VHDL 语言到底是什么东西

本文目录一览

1，VHDL 语言到底是什么东西
2，VHDL是啥语言
3，VHDL语言主要包括两种描述语言
4，VHDL语言是种什么语言有什么特点
5，VHDL是什么
6，VHDL语言是什么东东

1，VHDL 语言到底是什么东西

后缀名一致，保存文件名相同。

yo .~ 你这问题停不错的嘛。。~

就是一种你不会的语言！

VHDL 语言到底是什么东西

2，VHDL是啥语言

硬件描述语言（Hardware Description Language）；甚高速集成电路硬件描述语言（Very High Speed Integrated Circuits Hardware Description Language）

VHDL是啥语言

3，VHDL语言主要包括两种描述语言

结构描述：采用元件例化语句描述电路元件（模块）以及引脚的连接；RTL（寄存器传输级）描述，也称之为数据流描述：采用并行信号赋值语句描述电路的逻辑表达式或者逻辑方程；行为描述：采用进程语句以及进程中的顺序语句描述电路的真值表或者状态图。

多谢信任与关注，但很抱欠，vhdl语言我没用过。

VHDL语言主要包括两种描述语言

4，VHDL语言是种什么语言有什么特点

VHDL硬件描述语言。。。。具体你看百度百科吧HDL语言是一种用于电路设计的高级语言。它在80年代的后期出现。最初是由美国国防部开发出来供美军用来提高设计的可靠性和缩减开发周期的一种使用范围较小的设计语言。http://baike.baidu.com/view/1201.html?tp=0_11

本人刚刚学过vhdl语言，也会c语言。两个语言没有什么联系。前者是面向硬件的，有点类似单片机。一个是面向软件的，是计算机编程。语法结构没什么大的相似。都是编程语言。如果你要制造一个定时炸弹的定时系统，vhdl适合。如果你要写一些病毒或者其他的软件,c就比较合适。。

5，VHDL是什么

VHDL全名Very-High-Speed Integrated Circuit HardwareDescription Language,诞生于1982年。1987年底，VHDL被IEEE和美国国防部确认为标准硬件描述语言。自IEEE-1076（简称87版)之后，各EDA公司相继推出自己的VHDL设计环境，或宣布自己的设计工具可以和VHDL接口。1993年，IEEE对VHDL进行了修订，从更高的抽象层次和系统描述能力上扩展VHDL的内容，公布了新版本的VHDL，即IEEE标准的1076-1993版本，简称93版。VHDL和Verilog作为IEEE的工业标准硬件描述语言，得到众多EDA公司支持，在电子工程领域，已成为事实上的通用硬件描述语言。

vhdl的英文全写是：vhsic（very high speed integrated circuit）hardware descriptiong language.翻译成中文就是超高速集成电路硬件描述语言。 vhdl语言是一种用于电路设计的高级语言。它在80年代的后期出现。最初是由美国国防部开发出来供美军用来提高设计的可靠性和缩减开发周期的一种使用范围较小的设计语言。

http://baike.baidu.com/view/1201.htm

超高速集成电路硬件描述语言（Very-High-Speed Integrated Circuit HardwareDescription Language）

6，VHDL语言是什么东东

VHDL 的英文全名是 Very-High-Speed Integrated Circuit Hardware Description Language，诞生于 1982 年[18]。1987 年底，VHDL被 IEEE 和美国国防部确认为标准硬件描述语言。VHDL主要用于描述数字系统的结构，行为，功能和接口。除了含有许多具有硬件特征的语句外，VHDL的语言形式和描述风格与句法是十分类似于一般的计算机高级语言。VHDL的程序结构特点是将一项工程设计，或称设计实体（可以是一个元件，一个电路模块或一个系统）分成外部（或称可是部分,及端口)和内部（或称不可视部分），既涉及实体的内部功能和算法完成部分。在对一个设计实体定义了外部界面后，一旦其内部开发完成后，其他的设计就可以直接调用这个实体。这种将设计实体分成内外部分的概念是VHDL系统设计的基本点

VHDL的英文全名是Very-High-Speed Integrated Circuit HardwareDescription Language,诞生于1982年。1987年底，VHDL被IEEE和美国国防部确认为标准硬件描述语言。自IEEE公布了VHDL的标准版本，IEEE-1076（简称87版)之后，各EDA公司相继推出了自己的VHDL设计环境，或宣布自己的设计工具可以和VHDL接口。此后VHDL在电子设计领域得到了广泛的接受，并逐步取代了原有的非标准的硬件描述语言。1993年，IEEE对VHDL进行了修订，从更高的抽象层次和系统描述能力上扩展VHDL的内容，公布了新版本的VHDL，即IEEE标准的1076-1993版本，（简称93版）。现在，VHDL和Verilog作为IEEE的工业标准硬件描述语言，又得到众多EDA公司的支持，在电子工程领域，已成为事实上的通用硬件描述语言。有专家认为，在新的世纪中，VHDL于Verilog语言将承担起大部分的数字系统设计任务。 VHDL主要用于描述数字系统的结构，行为，功能和接口。除了含有许多具有硬件特征的语句外，VHDL的语言形式和描述风格与句法是十分类似于一般的计算机高级语言。VHDL的程序结构特点是将一项工程设计，或称设计实体（可以是一个元件，一个电路模块或一个系统）分成外部（或称可是部分,及端口)和内部（或称不可视部分），既涉及实体的内部功能和算法完成部分。在对一个设计实体定义了外部界面后，一旦其内部开发完成后，其他的设计就可以直接调用这个实体。这种将设计实体分成内外部分的概念是VHDL系统设计的基本点我个人说的可能会太笼统，怕你不明白，就找别人的来给你看看